Der Designflow

Die größte Herausforderung der modernen SoC-Technologie liegt in der Beherrschung der extremen Komplexität verbunden mit einer kompletten Fehlerfreiheit. Der von uns entwickelte Designflow vereint unsere gesammelten Erfahrungen aus einer Vielzahl von ASIC-Entwicklungen und ist unser Werkzeug, das die ASIC-Entwicklung für unsere Kunden zu einer fest kalkulierbaren Größe macht.
 
Prinzip Modularisierung:
Ein vorgegebenes Problem richtig zu modularisieren (in geeignete Module/Submodule/Subsubmodule zu zerlegen) erfordert sehr viel Erfahrung, da sowohl alle Schritte der späteren Umsetzung und Verifikation berücksichtigt als auch eine gewisse Symmetrie eingehalten werden muss, damit Teilprobleme erfassbar bleiben.

Prinzip Automatisierung:
Je mehr Prozesse wir automatisieren, umso weniger Fehler treten auf. Dieses einfache Prinzip führen wir so konsequent durch, dass bei uns jeder neue Arbeitsschritt erst dann abgeschlossen ist, wenn er automatisiert in den Designflow integriert wurde.
Dies ist die wesentliche Methodik zur fehlerfreien Beherrschung extrem hoher Komplexität. Als Nebeneffekt können wir viele Kundenwünsche noch in einer Projektphase aufnehmen, in der andere längst eine komplett eingefrorene Spezifikation bräuchten.

Prinzip Restriktion:
Komplette Sicherheit in einem System setzt voraus, dass alle Komponenten und jeder einzelne Prozessschritt sicher sind. Wir beschränken uns in der Basis auf bekannte und erprobte Elemente – sowohl in der Schaltung als auch in der Umsetzung.
Die Innovation ist dennoch in vollem Ausmaß vorhanden, aber sie entspringt stets der Kombination von bekannten und erprobten Elementen und Prozessen.
Damit ist die Restriktion keine Einschränkung für unsere Kunden, sondern eine Methodik zum Erreichen der besten und sichersten Lösung.

Prinzip Interaktive Spezifikation:
Die steigende Komplexität macht die vollständige Spezifikation der Anforderungen immer schwieriger:
Schon bei aktuellen Systemen ist eine vollständige und fehlerfreie verbale Spezifikation so gut wie unmöglich. Daher bekommen Sie bei uns frühzeitig ein Evaluationboard auf FPGA-Basis zur Verfügung gestellt, mit dem Sie die vollständige Funktionalität des späteren ASICs taktgenau testen und Ihre Software entwickeln können. Und erst nachdem auf dem Board alles perfekt läuft, geht Ihr ASIC den Gang in die Produktion.

Prinzip „First-Time-Right“:
Mit fortschreitender Halbleiter-Technologie muss immer mehr Aufwand bei der Herstellung der Masken für die Chip-Produktion betrieben werden. Die dadurch verursachten Einmalkosten (NRE-Kosten) erfordern, dass alle Schritte bis zur  Herstellung der Masken fehlerfrei ablaufen müssen.
Mit unserer „First-Time-Right“ Philosophie haben wir in der Vergangenheit gezeigt, dass wir dieser Aufgabe gewachsen sind. Wir sprechen bewusst von „Philosophie“, da unsere Methodiken mehr sind, als nur eine Sammlung neuartiger Verifikations-Tools.
Jeder unserer Mitarbeiter beherzigt in jedem Arbeitsschritt diese Philosophie – auch wenn dies für unseren Kunden nur bedeutet, dass jeder Chip beim ersten Anlauf fehlerfrei funktioniert.