Die Kompetenzen

Zur Historie der ASICs

Bereits im Jahr 1965 prognostizierte Gorden Moore, ein späterer Mitbegründer des Chipherstellers Intel, dass sich die Integrationsdichte von integrierten Schaltungen etwa alle fünf Jahre verzehnfachen werde. Dieses bedingte, dass in der Vergangenheit etwa alle fünf Jahre neue Abstraktionsmethoden entwickelt werden mussten, um der zunehmenden Komplexität Herr zu werden. Die letzten großen Schritte waren die ASIC-Synthese, abstrakte Verifikationsmethodiken und der SoC-(System on Chip)-Gedanke, bei dem man höhere Stückzahlen erreicht, indem man viele potenziell benötigte Interface-Module integriert. Als nächsten großen Schritt erwarten wir die Integration von Multiprozessorsystemen, wie z. B. in der von uns entwickelten SPoC-Technologie.

Kompetenz in Sachen ASICs

Das Team der Hilscher SoC Technology verfügt über Erfahrung im ASIC-Design und hat eine Vielzahl von Projekten erfolgreich realisiert. Für den Kunden bedeutet dies einen Zugang zur Halbleitertechnologie der Hersteller wie NEC, Samsung oder Fujitsu. In unserem erprobten Designflow geht es primär um die Beherrschung der extrem hohen Komplexitäten in SoCs oder SPoCs in Kombination mit dem „First-Time-Right“ Prinzip.

Die Zukunft: SPoC

Beim SPoC-Ansatz hat die Hilscher SoC Technology eine Multiprozessortechnologie entwickelt, die einen neuartigen Ansatz verwendet. Statt bisher Rechenleistung auf parallele Prozessoren zu verteilen, werden spezielle Prozessoren entwickelt, deren Funktionalität sich an den Schnittstellen orientiert. Diese werden zusammen mit einer Standard ARM CPU auf dem ASIC integriert.

Das wesentliche Know-how steckt dabei in der Entwicklung und Optimierung eines Mikroprozessors für spezifische Aufgaben. Die Hilscher SoC Technology hat dazu eine Entwicklungsplattform geschaffen, die alle Aspekte der Hard- und Softwareentwicklung einschließt.
Durch die freie Programmierbarkeit aller Interfaces wird erreicht, dass der gleiche Chip in mehreren Applikationen eingesetzt werden kann. Gleichzeitig wird das Risiko einer ASIC-Entwicklung reduziert, da Fehler in der Spezifikation oder Hardware nachträglich per Software Update korrigiert werden können.